

Университет ИТМО

Кафедра вычислительной техники

**ОТЧЁТ ПО ЛАБОРАТОРНОЙ РАБОТЕ № 4**  
ПО ДИСЦИПЛИНЕ: "ЦИФРОВАЯ СХЕМОТЕХНИКА"  
Вариант №8

Студентка:  
Куклина М.Д.  
Группа Р3201

Преподаватель:  
Пинкевич В.Ю.

Санкт-Петербург  
2016 г.

## 1 Задание

1. Построить схему синхронного JK-триггера на вентилях ИЛИ-НЕ.
2. Определить временные характеристики триггера.
3. Расчитать максимальную частоту, на которой способен работать триггер.
4. Разработать синхронный вычитающий четырёх разрядный десятичный счётчик.
5. Определить временные характеристики.

## 2 Схема синхронного JK-триггера на элементах ИЛИ-НЕ




Рис. 1. Синхронный JK-триггер на элементах ИЛИ-НЕ.

Временные характеристики работы триггера:

1. Время предустановки: 8 ps.
2. Время установки: 8 ps.
3. Время переключения с высокого уровня к низкому: 0,14 ns.
4. Время переключения с низкого уровня к высокому: 0,19 ns.

Рис. 2. Синхросигнал.

Итоговая максимальная частота работы триггера: 5,26 МГц.

## 3 Вычитающий десятичный счётчик

Графики:

## 4 Вывод