

Содержание

1	Цель работы	2
2	Выбор объекта исследования и описание концептуальной модели	2
2.1	Описание объекта исследования	2
2.2	Разработка концептуальной модели	2
3	Разработка моделей	3
3.1	Разработка модели исследуемой системы	3
3.2	Разработка имитационной модели	4
3.2.1	Модель GPSSW	4
3.2.2	Модель AnyLogic	4
4	Результате экспериментов в GPSSW и AnyLogic	4
4.1	Результаты для скорости в 600 бод при входном потоке в 0.01	5
4.2	Результаты для скорости в 9600 бод при входном потоке в 0.01	5
4.3	Результаты для скорости в 115200 бод при входном потоке в 0.01	6
4.4	Результаты для скорости в 600 бод при входном потоке в 0.001	7
4.5	Результаты для скорости в 9600 бод при входном потоке в 0.001	7
4.6	Результаты для скорости в 115200 при входном потоке в 0.001	8
5	Вывод	10

1 Цель работы

Комплексное исследование характеристик функционирования дискретных систем, моделируемых в виде разомкнутой системы массового обслуживания с использованием имитационных свойств и аналитических методов и изучение свойств и закономерностей, присущих процессам, протекающим в них.

2 Выбор объекта исследования и описание концептуальной модели

2.1 Описание объекта исследования

В качестве объекта исследования был выбран процесс обмена данными по интерфейсу UART. Алгоритм работы интерфейса состоит в следующем.

- **Приём:**
На последовательный порт контроллера UART RX приходят данные, после обработки они записываются в буфер (FIFO) приёмника, контроллер генерирует прерывание и из приёмного буфера начинается считывание данных до опустошения буфера.
- **Передача:**
В буфер (FIFO) передатчика происходит запись данных для отправки, передатчик считывает данные из буфера и отправляет их на последовательный порт TX.

Скорость работы интерфейса определяется бодрейтом и форматом бода.




Рис. 1: Схема интерфейса UART.

В рамках курсовой работы будет производиться исследование функционирования UART в системе из процессора, записывающего входные данные в память и направляющего выходные данные из памяти на контроллер интерфейса, и памяти, с которой ведёт работу процессор.




Рис. 2: Схема исследуемой системы.

Задачей работы состоит в исследовании данной системы при данных параметрах интерфейса, процессора и памяти и определения на основе параметров процессора и памяти лучшую конфигурацию UART.

2.2 Разработка концептуальной модели

В рамках исследования будем использовать следующие предположения и допущения.

1. Процессор обрабатывает лишь заявки с интерфейса.
2. Запись и чтения из буфера происходят мгновенно.
3. Параметры узлов интерфейса рассчитываются из конфигурации без учёта сложной структуры и различных физических явлений, влияющих на работу интерфейса.
4. Параметры CPU и памяти рассчитываются из частоты.
5. Передача данных между узлами происходит мгновенно, структура каналов передачи не учитывается.
6. Очередь заявок ограничена размером буферов; дисциплины обслуживания – FIFO.




Рис. 3: Модель исследуемой системы.

7. При рассмотрении формата входящего сообщения, включающего бит контроля чётности, случаи с непрошедшими контроль сообщениями рассматриваться не будут.
8. Интенсивности входных потоков равны.

Параметры устройств.


1. Процессор: MIPS32, частота 10MHz, кэш 32 bytes.
2. Память: кэш 32 bytes, $5 \frac{Kb}{sec}$.
3. Буфер контроллера памяти: 16 bytes.
4. Начальный бод-рейт: $600 \frac{baud}{sec}$
5. Начальный формат слова: 8N1
6. Размер буферов контроллера: 16 bytes.

Входящие заявки (λ_{input}) обрабатываются в узле S0, в котором выделяется полезная нагрузка (время обслуживания определяется бодрейтом и форматом сообщения) и записывается в накопитель, из которого контроллер UART'a читает сообщение и отправляет заявку на запись сообщения в накопитель CPU (λ_{handle}), если пришедшее сообщение валидно, в ином случае отправляет CPU команду на повторный запрос сообщения; CPU рассматривает заявку и отправляет её в накопитель (λ_{write}) контроллера памяти.

Входящий запрос ($\lambda_{transmit}$) на отправку данных попадает в накопитель CPU, которой обрабатывает запрос и отправляет его на контроллер UART; UART формирует сигнал и отправляет данные в буфер передатчика, который в свою очередь произведёт пересылку данных (λ_{output}).

3 Разработка моделей

3.1 Разработка модели исследуемой системы



Количество узлов 5.

Количество обслуживающих приборов в узлах 1 в каждом узле.

Средние длительности обслуживания заявок в узлах (исходя из параметров реальной системы)

$$\begin{aligned}
 b_0 &= 0.1667 * 10^{-1}c \\
 b_1 &= 0.1667 * 10^{-1}c \\
 b_2 &= 10^{-5}c \\
 b_3 &= 10^{-5}c \\
 b_4 &= 10^{-4}c
 \end{aligned}$$

3.2 Разработка имитационной модели

3.2.1 Модель GPSSW

```
1 GENERATE(Exponential(10,0,0.01)) ; lambda_input
2 S_0 SEIZE UART_RX
3 ADVANCE (Exponential(10,0,0.016667)) ; RX
4 RELEASE UART_RX
5 TEST L Q$RX_FIFO,16,DROP_Q ; check current fifo size
6 QUEUE RX_FIFO ; RX_FIFO
7 SEIZE UART ; try to seize the uart module
8 DEPART RX_FIFO ; decrease queue length
9 TRANSFER T000,,rS ; jump to the uart
10
11 S_2 SEIZE UART
12
13 rS ADVANCE (Exponential(10,0,0.00001)) ; UART
14 RELEASE UART
15 TRANSFER .75,,S_3 ; go to CPU queue with lambda_handle
16
17 S_1 TEST L Q$TX_FIFO,16,DROP_Q
18 QUEUE TX_FIFO ; TX_FIFO
19 SEIZE UART_T_TX
20 DEPART TX_FIFO
21 ADVANCE (Exponential(10,0,0.016667)) ; TX
22 RELEASE UART_T_TX
23 TERMINATE 1
24
25 GENERATE(Exponential(10,0,0.01)) ; lambda_transmit
26
27 S_3 TEST L Q$CPU_FIFO,64,DROP_Q
28 QUEUE CPU_FIFO ; CPU_queue
29 SEIZE CPU
30 DEPART CPU_FIFO
31 ADVANCE (Exponential(10,0,0.00001)) ; CPU
32 RELEASE CPU
33 TRANSFER .25,,S_2 ; go to UART if lambda_transmit
34
35 S_4 TEST L Q$MEM_FIFO,32,DROP_Q
36 QUEUE MEM_FIFO ; MEM_storage
37 SEIZE MEM
38 DEPART MEM_FIFO
39 ADVANCE (Exponential(10,0,0.0001))
40 RELEASE MEM
41 TERMINATE 1
42
43 DROP_Q TERMINATE 1
44 START 10000
```

3.2.2 Модель AnyLogic




Рис. 4: Модель исследуемой системы в среде AnyLogic.

4 Результаты экспериментов в GPSSW и AnyLogic

В ходе экспериментов варьировалось значение скорости UART. Исходя из данных параметров системы были выведены следующие значения времени обслуживания заявок, которые были заданы в процессе проведения экспериментов..

Скорость в бодах	Время обслуживания
115200	$0.87 * 10^{-4}$
9600	$0.1042 * 10^{-2}$
600	$0.16667 * 10^{-1}$

4.1 Результаты для скорости в 600 бод при входном потоке в 0.01

Прибор	Загрузка	Длина очереди
UART_RX	0.999	0
UART_TX	0.466	0.328
UART	0.001	0
CPU	0.002	0
MEM	0.0013	0

Результаты исследования в среде GPSSW.




Рис. 5: В среде Anylogic

При скорости в 600 бод наблюдается фатальная перегрузка модуля приёмника при относительно низкой загрузке остальных узлов. Для снижения загрузки следует увеличить скорость интерфейса.

4.2 Результаты для скорости в 9600 бод при входном потоке в 0.01

Прибор	Загрузка	Длина очереди
UART_RX	0.108	0
UART_TX	0.044	0.002
UART	0.002	0
CPU	0.000	0
MEM	0.016	0

Результаты исследования в среде GPSSW.




Рис. 6: В среде Anylogic

При увеличении скорости наблюдаем уменьшение загрузки на узле-приёмнике и длины очереди узле-отправителя.

4.3 Результаты для скорости в 115200 бод при входном потоке в 0.01

Прибор	Загрузка	Длина очереди
UART_RX	0.009	0
UART_TX	0.003	0
UART	0.002	0
CPU	0.002	0
MEM	0.016	0

Результаты исследования в среде GPSSW.




Рис. 7: В среде Anylogic

При повторном увеличении скорости загрузка приемника и отправителя модуля UART значительно упала, однако прошлые значения загрузок были достаточно низки для того, чтобы выбрать для данного входного потока скорость интерфейса в 9600 бод

Изменим интенсивность входящего потока.

4.4 Результаты для скорости в 600 бод при входном потоке в 0.001

Прибор	Загрузка	Длина очереди
UART_RX	0.978	0
UART_TX	0.959	13.837
UART	0.014	0.000
CPU	0.023	0.000
MEM	0.019	0.011

Результаты исследования в среде GPSSW.




Рис. 8: В среде Anylogic

При повышении интенсивности входного потока значительно возросла нагрузка, поэтому увеличим скорость интерфейса.

4.5 Результаты для скорости в 9600 бод при входном потоке в 0.001

Прибор	Загрузка	Длина очереди
UART_RX	0.956	0
UART_TX	0.404	0.220
UART	0.016	0.000
CPU	0.021	0.001
MEM	0.016	0.029

Результаты исследования в среде GPSSW.




Рис. 9: В среде Anylogic

При увеличении скорости ожидаемо уменьшилась загрузка, однако она всё ещё достаточно высока и по результатам GPSSW и AnyLogic.

4.6 Результаты для скорости в 115200 при входном потоке в 0.001

Прибор	Загрузка	Длина очереди
CPU	0.017	0.000
MEM	0.008	0.000
UART_RX	0.092	0.000
UART	0.015	0.000
UART_TX	0.033	0.001

Результаты исследования в среде GPSSW.




Рис. 10: В среде Anylogic

Проверим скорость в 115200 $\frac{\text{baud}}{\text{sec}}$ на более высоких показателях входных потоков (до 10^{-5}).




Рис. 11: В среде Anylogic

Значения загрузок и длины очереди находятся в приемлимых диапазонах, не наблюдается перегрузок и заплонений буферов, из чего следует, что подходящая скорость при высоких (до 10^{-5}) интенсивностях входных потоков достаточной скоростью интерфейса UART будет 115200 $\frac{\text{baud}}{\text{sec}}$.

Повысим интенсивность до 10^{-6}





Рис. 12: 115200 $\frac{\text{baud}}{\text{sec}}$





Рис. 13: 230400 $\frac{\text{baud}}{\text{sec}}$





Рис. 14: 460800 $\frac{\text{baud}}{\text{sec}}$




Рис. 15: 921600 $\frac{\text{baud}}{\text{sec}}$

Система находится в перегруженном состоянии.

5 Вывод

В ходе выполнения курсовой работы была разработана вычислительная система, сводящаяся к модели массового обслуживания – разомкнутой сети массового обслуживания с неоднородным потоком заявок. Была построена модель системы, для которой выявились параметры, основанные на реальных параметрах вычислительных устройств и введённых допущениях и предположениях. Далее произвелась разработка имитационных моделей в системах имитационного моделирования GPSS World Student и AnyLogic Personal Learning Edition.

Результаты моделирования в двух этих системах схожи по своей динамике изменений характеристик. При моделировании системы при входном потоке в 0.01 исходная скорость в $600 \frac{\text{baud}}{\text{sec}}$ даёт перегрузку приёмника, что может привести к ошибкам в разборе сообщений и утере оных. При более высоких скоростях перегрузок не наблюдается, а результаты моделирования схожи, вследствие чего на данную интенсивность была выбрана скорость в $9600 \frac{\text{baud}}{\text{sec}}$. При повышении входной интенсивности при скоростях в 600 и $9600 \frac{\text{baud}}{\text{sec}}$ наблюдаются высокие показатели загрузок и длины очереди, что решается введением скорости в $115200 \frac{\text{baud}}{\text{sec}}$, которая выдерживает интенсивности входного потока до 10^{-5} , при повышении интенсивности до 10^{-6} наблюдается перегрузка системы, которая остаётся при дальнейшем повышении скорости работы интерфейса, из чего следует, что данной таковой частоты системы интерфейс UART будет перегружен и нестабилен, однако стоит отметить, что UART не предназначен для высокоскоростных передач, ради которых разумнее использовать, к примеру, SPI.