Њ РћЧAYX „„рјP”€ Є Ш ш8 H ˜ Ш р  ( 4 T | ˆ д є  ```h((АР((˜˜hиД №   Ј $,д $$$$$$$```  0„ mOџџџџџџEїџєџџџџџ3ЈюBџџџџ4@–џџџџ5x–џџџџ6џџџџYџџџџќџџџџ]џџџџќџџџџhџџџџџџџџrџџџџџџџџ}џџџџџџџџ„џџџџ џџџџœџџџџ$џџџџЋџџџџ%џџџџ Еџџџџ&џџџџ вџџџџ")џџџџ-1џџџџ7;1a€a‘ za!П№пa'Щ№тa(мцa*цАчa+№ашa,њџџџџ@ыa/ #џџџџPЙЏžРђa8 (џџџџPЙЏžpѓa8џџџџџџџџџџџџџџџџ џџџџ@@2C/1;=>@ABCDEGIJKMNPRTUVWXY[\]^_abcdghijlmpqrtvwz{v*S/home/maar/Code/Git/Verilog/MIPS-UART-module/src/hdl/master_wb.vmaster_wbmaster_wbclkrstdone_od_read_end_write_end_addrd_write_datad_data_outwbm_done_pls_iwbm_dat_iwbm_ack_iwbm_dat_owbm_we_owbm_sel_owbm_adr_owbm_cyc_owbm_stb_ostate_rIDLEWRITE_ACKREAD_ACKDONE_PLSrd_rwr_rCont_49_0Always_59_1/home/maar/Code/Git/Verilog/MIPS-UART-module/src/hdl/master_wb.visim/testbench_isim_beh.exe.sim/work/m_06964795277565337652_1681646350.didat