к └√╟AYXхHДДРРрР0Р╘░╘°Ш(h x а ╨ ш  0 < \ Д Р ▄ № h h h p ь ь ▄ ь < < ╘ ╘ h╪╝ и ░ , 4 ▄ , , , , , , , h h h ю ХF      Cў Ї  g     июBq     z    (й]    Ї]Е         I    №    M    №    Q    №    V    №    г0Yр╟Z^ ╔ZК(    А._О0    `2_Ф 8    p4_Ъ@    P╣пЮ╨5_                п !"$%&()*,-./345789=>?@BGv*S/home/maar/Code/Git/Verilog/MIPS-UART-module/src/hdl/uart/rx.vrxrxclkrstbclkrxdoutdout_rdySTART_BITSTOP_BITIDLESTARTSTOPrsrd_ctrstatewas_bclkAlways_27_0/home/maar/Code/Git/Verilog/MIPS-UART-module/src/hdl/uart/rx.visim/testbench_isim_beh.exe.sim/work/m_10859471022237067693_1910604024.didat